Sistem Digital

Semester ganjil kemarin, saya mengajar Sisdig (dan Arsikom) selama setengah semester karena dosen pengampunya – kebetulan dosen pembimbing saya – sakit. Kebetulan tepat sekali sebelum UTS.

Jadi saya mengoreksi UTS – yang soalnya dibuat oleh dosen kelas satunya. Which yields quite a bad result for our class. Mengapa PMOS lebih besar dari NMOS pun ditanyakan di kuliah SisDig, rasanya saya baru belajar itu di kuliah Elka (hint: karena w/l). Teman-teman dari ITB pasti tahu lah kalau Pak Arif yang bikin soal level susahnya seperti apa, bahkan saya dulu pun tidak lulus dari salah satu kelas beliau. :))

Nah, jadi selama setengah semester yang mengajar praktis saya. Dari Mux, Counter, Latch, Flip Flop, Analisis dan Desain Rangkaian Sinkron, sampai Analisis dan Desain Rangkaian Asinkron.

Pengalaman baru buat saya mengajar 2 kuliah ini, sebelum-sebelumnya saya mengajar PMC dan MatLan.

Akhirnya ketika menjelang UAS, saya juga diminta membuat usulan soal dan solusinya. Saya tidak menduga bahwa benar-benar akan dipakai di UAS semuanya (mungkin karena UTS dibuat oleh kelas satunya). Yang jelas saya overheard dari mahasiswa ketika selesai UAS, “Ini kayanya bukan soal dari Pak Arif deh”. :))

Soalnya, kalau tertarik: uas-2016. Dua soal (minimisasi dan badminton) idenya dari ujian MatLan yang saya buat 2-3 tahun yang lalu, satu soal dari PR, satu soal nyomot rangkaian dari universitas entah di mana, dan yang satu modifikasi sequence detector biar kelihatan keren.

Overall, saya sangat puas dengan nilai akhir mahasiswa kelas kami. 🙂

Iklan

Tinggalkan Balasan

Isikan data di bawah atau klik salah satu ikon untuk log in:

Logo WordPress.com

You are commenting using your WordPress.com account. Logout / Ubah )

Gambar Twitter

You are commenting using your Twitter account. Logout / Ubah )

Foto Facebook

You are commenting using your Facebook account. Logout / Ubah )

Foto Google+

You are commenting using your Google+ account. Logout / Ubah )

Connecting to %s